基于 Verilog HDL 的一种 CPLD 测试模块设计
时间：2022-10-17 作者：杨鲲，杨彬彬，曾垒，高灿辉，刘姚军
【摘要】CPLD 目前被大量应用于数字系统中，因此要在使用前做功能测试。本文以Lattice 公司生产的 ispLSI1032 芯片为例，介绍了一种基于 Verilog HDL 语言的测试模块设计方法，给出了 Verilog HDL 语言源代码，通过程序编译，完成所设计的 CPLD 的功能测试。实验结果表明，设计符合实际工作需要。
关键词：Verilog HDL；CPLD；测试模块
